Simulink Design Verifier™ utilise des méthodes formelles pour identifier les erreurs de design cachées dans les modèles. Il détecte les blocs au sein du modèle qui entraînent des erreurs telles que les dépassements de capacité pour les entiers, la logique morte, les violations d'accès aux tableaux et les divisions par zéro. Il peut vérifier formellement que le design est conforme aux exigences fonctionnelles. Pour chaque erreur de design ou non-respect des exigences, il génère un cas de test de simulation permettant le débogage.
Simulink Design Verifier génère des cas de test pour la couverture de modèle et des objectifs personnalisés afin d'étendre les cas de test basés sur les exigences existants. Grâce à ces cas de test, vous pouvez vous assurer que votre modèle satisfait aux conditions, décisions, conditions/décisions modifiées (MCDC) et objectifs de couverture personnalisés. Outre les objectifs de couverture, vous pouvez définir des objectifs de test personnalisés afin de générer automatiquement des cas de test basés sur les exigences.
Le support des normes industrielles est assuré via l’IEC Certification Kit (for ISO 26262 and IEC 61508) et le DO Qualification Kit (for DO-178 and DO-254).