Processeur 8 cœurs ER-DSPC-30

de signalnumérique

La puce unique intègre huit cœurs DSP à fréquence principale de 1 GHz, compatibles avec TI C66X, compatibles avec le jeu d'instructions TMS320C6678 de TI, avec essentiellement les mêmes périphériques, le boîtier est le même, les broches sont compatibles, et l'environnement de développement est compatible avec TI CCS5.0 et les versions inférieures. Structure de stockage efficace à trois niveaux : L1 adopte la structure Haval (L1P, L1D), L2 est la structure configurable à l'intérieur du cœur, et les cœurs L3 partagent le stockage. L1P : 32 Ko/noyau, L1D : 32 Ko/noyau, L2 : 512 Ko/noyau (configurable), L3 : 4 Mo Nombreuses interfaces de stockage périphérique, supportant DDR3, FLASH, ASRAM et autres interfaces de stockage ; 1 contrôleur DDR3 : interface DDR3 64 bits, bande passante de stockage 1600MT/s ; EMIF : données 32 bits, supporte le mode d'accès asynchrone 16 bits, supporte SBSRAM, FIFO synchrone, fréquence d'accès synchrone 100MHz ; Interface haute vitesse 2 liaisons série RapidIO à haut débit, chacune avec 4 voies, 3,125-5 Gbps/couloir ; 1 liaison série PCIE à haut débit : 4 voies, 5 Gbps/voie ; 1 interface Ethernet SGMII : taux de 1000M/100M/10Mbps Interfaces à faible vitesse : SPI, I2C, UART, GPIO, 1553B. Périphériques intégrés : Registres lumineux de signaux globaux avec synchronisation multicœur ; 16 minuteries, mode chien de garde configurable ; 1 x 2 canaux DMA de 256 bits de large ; 2 x DMA à 4 canaux de 128 bits de large ; 1 accélérateur matériel FFT Processus : processus CMOS 28nm Tension de fonctionnement : VCC(IO)=1,8V, VCC(Core)=0,9V (±5%)