Convertisseur numérique MCP37D21-200

ADCdelta-sigmade signal

Le MCP37D21-200 est un convertisseur A/N 14 bits en pipeline avec un taux d'échantillonnage maximum de 200 Msps. La haute précision de plus de 74 dB de rapport signal/bruit (SNR) et de plus de 90 dB de plage dynamique sans parasites (SFDR) permet des mesures de haute précision des signaux d'entrée rapides. Le dispositif fonctionne avec une très faible consommation d'énergie de 490 mW à 200 Msps, y compris l'E/S numérique LVDS. Des modes d'économie d'énergie plus faibles sont disponibles : 144 mW en mode veille et 28 mW en mode arrêt. Le MCP37D21-200 comprend de nombreuses caractéristiques de traitement numérique qui simplifient la conception du système, le coût et la consommation d'énergie. Il s'agit notamment d'un down-convertisseur numérique intégré avec NCO intégré, de filtres de décimation pour améliorer le SNR, d'un réglage individuel de la phase, du décalage et du gain, et d'une récupération de retard fractionné pour les corrections de retard dans les modes multicanaux. Les données sont disponibles via l'interface série DDR LVDS ou parallèle CMOS et configurées via SPI. Le dispositif est disponible dans les boîtiers TFBGA-121 et VTLA-124. Le boîtier TFBGA-121 est qualifié pour les applications automobiles (AEC-Q100). Caractéristiques du produit résolution de 14 bits taux d'échantillonnage maximal de 200 Msps Fonctionnement à faible consommation de 490 mW à la fréquence d'échantillonnage maximale, y compris les E/S numériques LVDS Modes d'économie d'énergie de 144 mW en mode veille et de 28 mW en mode arrêt >74 dBFS SNR à 200 Msps >90 dBFS SFDR à 200 Msps Convertisseur numérique descendant intégré Filtres de décimation pour améliorer le rapport signal/bruit Réglage de la phase, du décalage et du gain des canaux individuels Récupération du retard fractionnaire pour les corrections du retard temporel dans les opérations multicanaux (modes double canal/octal canal) Largeur de bande du canal d'entrée de 500 MHz Format de données de sortie en série DDR LVDS ou parallèle CMOS Configuration via l'interface périphérique série (SPI)