Carte Fpga PCI Express 100996A1

Ce produit est le facultatif s'ajoutent sur le panneau de compagnon du PCIed, PCIem, panneaux de PCIe. Ceci est recommandé dans cas où une unité centrale de traitement locale (par exemple noyau de NIOSII) est exigée pour améliorer des exécutions de système, telles que le temps de réponse d'interruption ou le prétraitement consacré. Le processeur de NIOSII peut courir jusqu'à la fréquence du signal d'horloge 200MHz, utilisant des instructions définies pour l'utilisateur permettant à l'utilisateur de réaliser des performances très hautes dans des applications consacrées. En outre, NIOS multiple (jusqu'à 4 noyaux) peut être instancié sur le FPGA. Pour réduire le nombre de goupilles d'entrée-sortie de Fpga priées pour permettre l'utilisation des panneaux J2 des entreprises FPGA de GEB, le conseil de SRAM a été conçu avec une interface multiplexée partielle d'adresse/données. Pour aider le client à l'employer sur elle les conceptions que l'entreprise de GEB a été incitent disponible un contrôleur paramétrique de MSRAM L'IP peut être employé pour connecter le module de SRAM à l'autobus d'Avalon. Il contient la logique requise pour dédoubler les bits de l'autobus 32 d'Avalon que le cycle dans un envoient le cycle d'adresse (quand son nécessaire) et deux cycles de données. L'IP de MSRAM peut concevoir en fonction le cycle d'autobus chronométrant la vitesse d'autobus pendant la compilation.