Microcontrôleur 32 bits ADSP-21566 series

pour applications automobilesà usage généralanalogique

Infrastructure du noyau SHARC Fréquence d'horloge du cœur de 400 MHz (max.) 640 Ko de mémoire SRAM de niveau 1 (L1) sur la puce (avec parité) pour des performances à faible latence Prise en charge de la virgule flottante 32 bits, 40 bits et 64 bits Virgule fixe 32 bits Adressage par octet, mot court, mot, mot long Mémoire 256 Ko de SRAM de niveau 2 (L2) sur la puce avec protection ECC - élimine le besoin de mémoire externe dans de nombreux cas d'utilisation Une interface de niveau 3 (L3) optimisée pour une faible consommation du système, fournissant une interface 16 bits aux dispositifs SDRAM DDR3 (prenant en charge les dispositifs DDR3L compatibles 1,35 V) Contrôleur de mémoire DDR/DDR3L 16 bits 1.Support 35V pour DDR3L Accélérateurs matériels avancés Moteurs de déchargement FIR/IIR améliorés fonctionnant à la fréquence de l'horloge du cœur pour une puissance de traitement accrue Moteurs de cryptage de sécurité avec OTP Puissant système DMA L'interface audio numérique innovante (DAI) comprend : 8x interfaces SPORT complètes avec modes TDM et I2S 2x Rx/Tx S/PDIF, 8 paires ASRC 4 générateurs d'horloge de précision 28 tampons Autres Connectivité / Interfaces Périphériques : 2x Quad SPI, 1x Octal SPI MLB 3 broches 6x I2C,3x UARTs 2 ports de liaison 10x Timer à usage général, 1x Compteur à usage général 2 timers de chien de garde 4 ADC 12 bits de conservation 40 broches GPIO, 28 broches DAI Capteur thermique 17 mm x 17 mm (pas de 0,8 mm) CSP_BGA à 400 billes Sécurité et protection Accélérateurs matériels cryptographiques Démarrage rapide et sécurisé avec protection IP Accélérateurs FIR et IIR améliorés fonctionnant jusqu'à 1 GHz Qualifié AEC-Q100 pour les applications automobiles